Altium Designer——常见贴片钽电容封装尺寸及特性

nick阅读(78)

什么是钽电容

钽电容全称是钽电解电容,也属于电解电容的一种,使用金属钽做介质,不像普通电解电容那样使用电解液,钽电容不需像普通电解电容那样使用镀了铝膜的电容纸绕制,本身几乎没有电感,但这也限制了它的容量。此外,由于钽电容内部没有电解液,很适合在高温下工作。
这种独特自愈性能,保证了其长寿命和可靠性的优势。固体钽电容器电性能优良,工作温度范围宽,而且形式多样,体积效率优异,具有其独特的特征:钽电容器的工作介质是在钽金属表面生成的一层极薄的五氧化二钽膜。此层氧化膜介质与组成电容器的一端极结合成一个整体,不能单独存在。因此单位体积内具有非常高的工作电场强度,所具有的电容量特别大,即比容量非常高,因此特别适宜于小型化。

贴片钽电容封装尺寸

比较常见的有三环电容、YAGEO电容、MURATA电容、风华电容、SAMSUNG电容、AVX电容等。Taj系列贴片钽电容是AVX公司生产的一种贴片封装的钽电解电容,是电子市场上最常见的一种型号。


A型(3216) 3.2X1.6 厚1.8
B型(3528) 3.5X2.8 厚2.1
C型(6032) 6.0X3.2 厚2.8
D型(7343) 7.3X4.3 厚 3.1
E型(7343) 7.3X4.3 厚 4.3
V型(7361) 7.3X6.1 厚3.8
全都是毫米(MM)

固体钽电容特性

优点:

  • 体积小 由于钽电容采用了颗粒很细的钽粉,而且钽氧化膜的介电常数ε比铝氧化膜的介电常数高,因此钽电容的单位体积内的电容量大。
  • 使用温度范围宽,耐高温 由于钽电容内部没有电解液,很适合在高温下工作。一般钽电解电容器都能在-50℃~100℃的温度下正常工作,虽然铝电解也能在这个范围内工作,但电性能远远不如钽电容。
  • 寿命长、绝缘电阻高、漏电流小 钽电容中钽氧化膜介质不仅耐腐蚀,而且长时间工作能保持良好的性能
  • 容量误差小
  • 等效串联电阻小(ESR),高频性能好

缺点:

  • 耐电压不够高 电流小 价格高

AVX 常规系列(TAJ)贴片钽电容:容量和额定电压

(字母表示封装大小)

参考资料

1、 贴片钽电容封装及规格介绍 详解钽电容封装及尺寸-电子发烧友网
2、 钽电容_百度百科
3、 科普:为什么尽量不要用钽电容?以及什么时候该用它?_电子技术基础-面包板社区

Altium Designer——PCB多层板中内电层分割基本原则

nick阅读(71)

(1)在同一个内电层中绘制不同的网络区域边界时,这些区域的边界线可以相互重合,这也是通常采用的方法。因为在PCB
板的制作过程中,边界是铜膜需要被腐蚀的部分,也就是说,一条绝缘间隙将不同网络标号的铜膜给分割开来了,这样既能充分利用内电层的铜膜区域,也不会造成电气隔离冲突。

(2)在绘制边界时,尽量不要让边界线通过所要连接到的区域的焊盘,由于边界是在PCB板的制作过程中需要被腐蚀的铜膜部分,有可能出现因为制作工艺的原因导致焊盘与内电层连接出现问题。所以在PCB设计时要尽量保证边界不通过具有相同网络名称的焊盘。

(3)在绘制内电层边界时,如果由于客观原因无法将同一网络的所有焊盘都包含在内,那么也可以通过信号层走线的方式将这些焊盘连接起来。但是在多层板的实际应用中,应该尽量避免这种情况的出现。因为如果采用信号层走线的方式将这些焊盘与内电层连接,就相当于将一个较大的电阻(信号层走线电阻)和较小的电阻(内电层铜膜电阻)串联,而采用多层板的重要优势就在于通过大面积铜膜连接电源和地的方式来有效减小线路阻抗,减小PCB接地电阻导致的地电位偏移,提高抗干扰性能。所以在实际设计中,应该尽量避免通过导线连接电源网络。

(4)将地网络和电源网络分布在不同的内电层层面中,以起到较好的电气隔离和抗干扰的效果。

(5)对于贴片式元器件,可以在引脚处放置焊盘或过孔来连接到内电层,也可以从引脚处引出一段很短的导线( 引线应该尽量粗短,以减小线路阻抗),并且在导线的末端放置焊盘和过孔来连接。或者更大的滤波电容来滤除电路中的高频干扰和纹波,并用尽可能短的导线连接到芯片的引脚上,再通过焊盘连接到内电层。

(6)关于去耦电容的放置。前面提到在芯片的附近应该放置0.01uF 的去耦电容,对于电源类的芯片,还应该放置10uF电容。

(7)如果不需要分割内电层,那么在内电层的属性对话框中直接选择连接到网络就可以了,不再需要内电层分割工具。

Altium Designer ——PCB中Add layer 和 Plane 区别

nick阅读(88)

Altium Designer ——PCB中Add layer 和 Add Internal Plane区别

1、Add layer:添加中间层。中间层可以作为走线来用,和普通的信号层没有什么区别,只是走线在内部了。是正片腐蚀。

2、Add Internal
Plane:添加内电层。内电层是整个完整的平面,是整个的覆铜的,是负片腐蚀,即有走线的地方是腐蚀掉的。可以做电源层,也可以做地层。

参考资料:

1、 PCB中Add layer 和 Plane 区别

2、 如何使用Altium designer设计PCB多层板_百度经验

3、 pcb内层(internal plane)有什么作用?_百度知道

4、 DXP内电层与内电层分割操作汇总 – Altium Designer 单片机论坛

Altium Designer——PCB差分等长布线时Signal length和Routed length区别

nick阅读(100)

在差分等长布线后,发现布的线长不一致,在PCB的nets里查看长度时看到了Signal length和Routed length。

  • Routed length:形象一点理解就是一条有弯道的路,Routed length指在路的中间取线,到达弯道出再取中线,两线长度和。
  • Signal length:信号能通过的长度,形象一点理解就是一条有弯道的路,Signal length指这条弯路的最短距离,信号能通过就行。

等长布线所谓的等长就是Signal length等长,在一些教程里等长布线检查长度时给出的是Routed length。

Altium Designer——usb信号线布线注意的问题——应使用差分布线

nick阅读(68)

前言

通用串行总线(英语:Universal Serial Bus,缩写: USB
)是一种快速、双向、同步传输、廉价、方便使用的可热拔插的串行接口。由于数据传输快,接口方便,支持热插拔等优点使,被广泛地应用于个人计算机和移动设备等信息通讯产品。

但对于我这种还在学习的硬件新手来说,在USB应用中遇到了很多困扰,之前画的一个usb的PCB板装配完之后USB接口出现各种问题。比如通讯不稳定或是时不时莫名其妙出现电磁干扰,但是一直都未找到干扰的来源,检查原理图和焊接都无问题,这个时候我就怀疑也许是PCB设计不合理。

查资料得知,USB协议定义由两根差分信号线(D+、D-)传输数字信号,若要USB设备工作稳定差分信号线就必须严格按照差分信号的规则来布局布线。而我之前完全不知道这回事,就只是把线连通就完事了。经过这次教训才知道PCB布线不是简单的把各条线布通就行了,对于有一定要求的信号线来说,要考虑很多方面的因素,比如线宽引起的阻抗变化,信号完整性,数字电路与模拟电路混合时共地的处理,电源与地线之间布线的处理,布线拐角的处理,阻抗匹配问题,去耦电容的数量等。网上一查“PCB布线要注意的问题”就看到了很多注意事项。

什么是差分信号?

何为差分信号?通俗地说,就是驱动端发送两个等值、反相的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。

差分传输 是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的 振幅相同,相位相反
。在这两根线上的传输的信号就是 差分信号 。信号接收端比较这两个电压的差值来判断发送端发送的逻辑状态。
在电路板上,差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。

一般类型有: USB 、以太网、PCIE、SATA、RS485、RS422、HDMI、LVDS

常用对有:+/- PM/PN TXN/TXP

差分信号与单端走线的比较

差分信号与传统的一根信号线一根地线(即单端信号)走线的做法相比,其优缺点分别是:

优点:

  • 抗干扰能力强。干扰噪声一般会等值、同时的被加载到两根信号线上,而其差值为0,即噪声对信号的逻辑意义不产生影响。
  • 能有效抑制电磁干扰(EMI)。由于两根线靠得很近且信号幅值相等,这两根线与地线之间的耦合电磁场的幅值也相等,同时他们的信号极性相反,其电磁场将相互抵消。因此对外界的电磁干扰也小。
  • 时序定位准确。差分信号的接收端是两根线上的信号幅值之差发生正负跳变的点,作为判断逻辑0/1跳变的点的。而普通单端信号以阈值电压作为信号逻辑0/1的跳变点,受阈值电压与信号幅值电压之比的影响较大,不适合低幅度的信号。

缺点:

  • 若电路板的面积非常吃紧,单端信号可以只有一根信号线,地线走地平面,而差分信号一定要走两根等长、等宽、紧密靠近、且在同一层面的线。这样的情况常常发生在芯片的管脚间距很小,以至于只能穿过一根走线的情况下。

USB2.0接口差分信号线布线设计

USB2.0协议定义由两根差分信号线(D 、D-)传输高速数字信号,最高的传输速率为480
Mbps。差分信号线上的差分电压为400mV,理想的差分阻抗(Zdiff)为90(1±O.1)Ω。在设计PCB
板时,控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的,因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。由于不同软件测量存在一定偏差,所以一般我们都是要求控制在80Ω至100Ω间。

差分线由两根平行绘制在PCB
板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的,其阻抗由两根微带线的阻抗及其和决定,而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB
板材料的介电常数(Er)决定,其计算公式为:Zo={87/sqrt(Er
1.41)]}ln[5.98H/(0.8WT)]。影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。当两根微带线的线间距增加时,差分线的耦合效应减弱,差分阻抗增大;线间距减少时,差分线的耦合效应增强,差分阻抗减小。差分线阻抗的计算公式为:Zdiff=2Zo(1-0.48exp(-0.96S/H))。微带线和差分线的计算公式在O.1
<W/H<2.0 以及0.2<S/H<3.0 的情况下成立。

为了获得比较理想的信号质量和传输特性, 高速USB2.0设备要求PCB板的叠层数至少为4层 ,可以选择的叠层方案为:
顶层(信号层)、地层、电源层和底层(信号层) 。不推荐在中间层走信号线,以免分割地层和电源层的完整性。 普通PCB 板的板厚为1.6
mm,信号层上的差分线到最近参考平面的距离H大约为11mil,走线的铜皮厚度T大约为O.65mil,填充材料一般为FR-4,介电常数Er为4.2

。在H、T 和Er已确定的条件下,由差分线2D阻抗模型以及微带线和差分线阻抗计算公式可以得到合适的线宽W和线间距S。当W=16mil,S=7mil
时,Zdiff=87Ω。但通过上述公式来推导合适的走线尺寸的计算过程比较复杂,借助PCB 阻抗控制设计软件Polar
可以很方便的得到合适的结果,由Polar可以得到当 W=11mil,S=5mil 时,Zdiff=92.2Ω。

在绘制USB2.0设备接口差分线时,应注意以下几点要求:

1、USB2.0芯片放置在离地层最近的信号层,并尽量靠近USB插座,缩短差分线走线距离。
2、差分线上不应加磁珠或者电容等滤波措施,否则会严重影响差分线的阻抗。
3、如果USB2.0接口芯片需串联端电阻或者D线接上拉电阻时,务必将这些电阻尽可能的靠近芯片放置。
4、将USB2.0差分信号线布在离地层最近的信号层。
5、优先绘制差分线,在绘制PCB板上其他信号线之前,应完成USB2.0差分线和其他差分线的布线。
6、保持USB2.0差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻抗的不连续性,并会增加外部噪声对差分线的影响。
7、在USB2.0差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差分线阻抗失调。如果必须要通过放置过孔才能完成差分线的布线,那么应尽量使用小尺寸的过孔,并且上下或者左右对称摆放,并保持USB2.0差分线在一个信号层上。
8、保证差分线的线间距在走线过程中的一致性,使用Cadence绘图时可以用shove保证,但在使用Protel
绘图时要特别注意。如果在走线过程中差分线的间距发生改变,会造成差分线阻抗的不连续性。
9、对称平行走线,这样能保证两根线紧耦合,使用45°弯角或圆弧弯角来代替90°弯角,并尽量在差分线周围的150mil
范围内不要走其他的信号线,特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响USB差分线。
10、差分线要尽量等长,如果两根线长度相差较大时,可以绘制蛇行线增加短线长度。
11、由于管脚分布、过孔、以及走线空间等因素存在使得差分线长易不匹配,而线长一旦不匹配,时序会发生偏移,还会引入共模干扰,降低信号质量。所以,相应的要对差分对不匹配的情况作出补偿,使其线长匹配,长度差通常控制在5mil以内,补偿原则是哪里出现长度差补偿哪里。
12、为了减少串扰,在空间允许的情况下,其他信号网络及地离差分线的间距至少20mil(20mil是经验值),覆地与差分线的距离过近将对差分线的阻抗产生影响。

USB2.0总线接口端电源线和地线设计

USB接口有5个端点,分别为:USB
电源(VBUS)、D-、D+、信号地(GND)和保护地(SHIELD)。除了D+、D-差分信号设计,USB总线电源、信号地和保护地的设计对USB系统的正常工作同样重要。

USB电源线电压为5V,提供的最大电流为500mA,应将电源线布置在靠近电源层的信号层上,而不是布置在与USB差分线所在的相同层上,线宽应在30mil以上,以减少它对差分信号线的干扰。现在很多厂家的USB从控制芯片工作电压为3.3V,当其工作在总线供电模式时,需要3.3-5V的电源转换芯片,电源转换芯片的输出端应尽量靠近USB芯片的电压输入端,并且电源转换芯片的输入和输出端都应加大容量电容并联小容量电容进行滤波。当USB从控制芯片工作在自供电的模式时,USB电源线可以串联一个大电阻接到地。

USB接口的信号地应与PCB板上的信号地接触良好,保护地可以放置在PCB
板的任何一层上,它和信号地分割开,两个地之间可以用一个大电阻并联一个耐压值较高的电容,保护地和信号地之间的间距不应小于25mil,以减少两个地之间的边缘耦合作用。保护地不要大面积覆铜,一根100mli宽度的铜箔线就已能满足保护地的功能需要了。

在绘制USB电源线、信号地和保护地时,应注意以下几点:

1、USB插座的1、2、3、4 脚应在信号地的包围范围内,而不是在保护地的包围范围内。
2、USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。
3、电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。
4、电源层要比信号地层内缩20D,D 为电源层与信号地层之间的距离。
5、如果差分线所在层的信号地需要大面积覆铜,注意信号地与差分线之间要保证35mil以上的间距,以免覆铜后降低差分线的阻抗。
6、在其他信号层可以放置一些具有信号地属性的过孔,增加信号地的连接性,缩短信号电流回流路径。
7、在USB总线的电源线和PCB板的电源线上,可以加磁珠增加电源的抗干扰能力。

USB2.0其他信号的拓扑结构设计

USB2.0提供高达480Mbps的传输速率,因此芯片需要外接一个较高频率的晶振,例如Cypress公司的CY7C68013需要外接1个24MHz的晶振。晶振应尽量靠近USB芯片的时钟输入脚,时钟线不能跨越USB2.0的差分线,
晶振下不要布置任何信号线
,并且在时钟线周围应覆有完整的信号地,以降低时钟线对其他信号线的干扰,特别是对差分线的干扰。在绘制USB芯片与其他芯片相连的数据线时,应保证线间距不小于8mil。
按EMC、EMI原理和信号完整性要求设计的USB2.0设备PCB板,传输速率可以达到300Mbps以上。高速数字信号传输PCB板设计是一个比较复杂的领域,对设计人员的要求比较高,设计周期也比较长。

一些 差分线的 线距 和 线宽

  • USB布线规则。要求USB信号差分走线,线宽10mil,线距6mil,地线和信号线距6mil;
  • LVDS布线规则。要求LVDS信号差分走线,线宽7mil,线距6mil,目的是控制HDMI的差分信号对阻抗为100±15%欧姆;
  • HDMI布线规则。要求HDMI信号差分走线,线宽10mil,线距6mil,每两组HDMI差分信号对的间距超过20mil;
  • DDR布线规则。DDR1走线要求信号尽量不走过孔,信号线等宽,线与线等距,走线必须满足2W原则,以减少信号间的串扰,对DDR2及以上的高速器件,还要求高频数据走线等长,以保证信号的阻抗匹配。保持信号传输的完整性,防止由于地线分割引起的“地弹现象”。

参考资料

1、 usb2.0及其它差分线布线时注意的问题 – Asen_1995的博客 – CSDN博客

2、 PCB layout之USB差分走线布线经验教训_百度文库

3、 PCB布局布线的100个基本问题解答-电子发烧友网

4、 PCB布板布线该注意什么_百度经验

5、 高速pcb 布线:USB 2.0 走线要点 – gtkknd的专栏 – CSDN博客

6、 一些 差分线的 线距 和 线宽 – gtkknd的专栏 – CSDN博客

7、 USB2.0接口差分信号线设计 – gtkknd的专栏 – CSDN博客

8、 Altium Designer – 精心总结 – 不积跬步,无以至千里 – CSDN博客

9、 Altium Designer – 差分布线和阻抗匹配

10、 Altium Designer – PCB 叠层设计 – 不积跬步,无以至千里 – CSDN博客

11、 Altium Designer 蛇行 等长 布线 – Thirol – CSDN博客

12、 利用Protel (Altium Designer)进行差分线布线_图文_百度文库

13、 USB HUB 4层板经典布局-三格通信-CSDN下载

14、 PCB布线如果不考虑空间闲置,走线越粗越好吗? – 知乎

15、{USB 2.0 板载设计及布线指南 (Rev. A)}(
http://www.ti.com.cn/cn/lit/an/zhca059a/zhca059a.pdf )

Altium Designer——捕捉栅格、电气栅格、可见栅格的意义及设置

nick阅读(114)


前言

使用Altium Designer画原理图或PCB时,常常需要设置各种栅格,Altium
Designer中有三种栅格(Grids):捕捉栅格、电气栅格、可视栅格。下面对这三种栅格进行介绍。

电脑环境:

1、Windows10教育版 64位 1803版本(操作系统版本:17134.165)
2、Altium Designer 17.1.5(Build 472) 点这里下载,密码:rwsx

可视栅格

可视栅格(Visible Grid):就是在工作区上看到的网格,这是一种几何点或线构成的网格,其作用类似于坐标线,可帮助用户掌握图件间的距离。
原理图下切换可视栅格快捷键:Shift+Ctrl+G

捕捉栅格

捕捉栅格(Snap):其作用是控制光标每次移动的距离。
原理图下切换捕捉栅格快捷键:G
例如:如果设定值是10mil,鼠标的光标拖动零件引脚,距离可视栅格在10mil范围之内时,零件引脚自动的准确跳到附近可视栅格上,捕获栅格也叫跳转栅格,捕获栅格是看不到的。

电气栅格

电气栅格(Elactronical
Grid):电气栅格的作用是在移动或放置元件时,当元件与周围电气实体的距离在电气栅格的设置范围内时,元件与电气实体会互相吸住。
原理图下切换电气栅格快捷键:Shift+E

例如:如果设定值是30mil,按下鼠标左键,如果鼠标的光标离电气对象、焊盘、过孔、零件引脚、铜箔导线的距离在30mil范围之内时,光标就自动的跳到电气对象的中心上,以方便对电气对象进行操作。

选择电气对象、放置零件、放置电气对象、放置走线、移动电气对象等等,电气栅格设置的尺寸大,光标捕捉电气对象的范围就大,如果设置过大,就会错误的捕捉到比较远的电气对象上。电气栅格工作时捕获栅格不工作。

设置:

1、原理图的可视栅格 、捕获栅格、
电器栅格的设置,可以在菜单“视图(view)”——>“栅格(grids)”中进行设置。或者在原理图中右键单击,然后选择“选项(options)”——>“栅格(grids)”。一般来说,可视栅格最大,捕获栅格和电气栅格比可视栅格小。

2、PCB图的可视栅格 、捕获栅格、
电器栅格的设置,也可以在菜单“视图(view)”—–“栅格”(grids)中进行设置。一般来说,可视栅格最大,捕获栅格和电气栅格比可视栅格小。

参考资料:

1、 可见栅格,捕捉栅格和电气栅格各有什么不同?_百度知道
2、 AD软件中可视栅格 捕捉栅格 电气栅格的功能和设置详解 – Altium Designer 单片机论坛

Altium Designer——批量隐藏元件注释(Comment)

nick阅读(53)

电脑环境:

1、Windows10教育版 64位 1803版本(操作系统版本:17134.165)
2、Altium Ddesigner 17.1.5(Build 472) 点这里下载,密码:rwsx

步骤

1、在原理图中用鼠标右键点击一下元件的元件值,在菜单中选中“查找相似元件”,英文版为“Find Similar Objects”。

2、调出全局修改的界面,在弹出来的菜单中,在Part comment
后面的下拉框中选择Same,即设定筛选条件为筛选所有相同comment的元件,然后点击OK。
注意:此时下面Select Matching前的方框要打上勾,系统已将所有的相同comment的元件进行了选中。

3、在下面弹出来方框中,只要点击Part
Comment,将弹出窗口,只需要在Hide后的方框内打上勾就可以了,我们可以看到,此时相同COMMENT的值就已全部隐藏。
如果要隐藏所有的元件comment只需在Part comment 后面的下拉框中选择Any,即设定筛选条件为筛选图中的元任何件,在下面Select
Matching前的方框要打上勾,接下来操作与前面一样。

4、点击“清除当前过滤器区域”,或者使用“Shift+C”清除。

完整操作如下gif图:

若要重新显示所有元件注释(Comment),则先显示出一个元件的注释(Comment),然后再用上述方法,在上述第三步中去除Hide后的方框中的勾。如下图:

Altium Designer——AD画PCB图步骤总结

nick阅读(110)

本文总结一下AD画PCB的步骤,以防时间久了忘记一些小步骤。现在所用着的AD版本为AD17。

电脑环境:

Altium Designer 17.1.5 ( build172 ) 点这里下载,密码:rwsx

AD画PCB图步骤:

1、创建工程,新建“PrjPCB”文件。
2、画原理图,新建“SchDOC”文件。画原理图时,如果没有的器件自己绘制原理图库,同时绘制封装库,并
在原理图库中指定原件封装,这样以后使用自己画的这一原理图封装就不用再手动添加封装了
。系统自带的封装若不是想要的,还可以在属性里面指定封装。网络标号需要放在导线上,不能放在管脚上,否则可能不能检测到网络。电阻电容阻值大小写在元件的comment中,方便最后导出元件清单比较直观。
3、画PCB图,新建“PcbDoc”文件。然后切换到原理图下,到“设计”菜单下更新原理图到刚刚新建的“PcbDoc”文件。更新时,把room选项勾选去掉。
4、在画PCB图时,在“窗口”下点击“垂直分割”,将原理图和PCB图分别放到AD界面左侧和右侧。然后点击一下左侧的原理图窗口,在“工具”菜单下打开“交叉选择模式”,这样选中左侧原理图中的一部分元器件右侧的PCB窗口也选中了对应的元器件,这样就比较方便一部分一部分地进行PCB布局。


5、手动布局PCB元器件时遵循就近原则,布局好元器件后再开始手动布线。
6、大概布线完成后就可以根据实际的布局更改PCB板为合适的大小了。更改PCB板大小的方法:“视图”——>“板子规划模式”,就可以绘制PCB板的大小了。
7、更改好PCB板的实际大小后,现在切换到keep-out
layer层绘制PCB板的外边框。绘制外边框不能使用导线,要选择菜单“放置”——>“禁止布线”——>“线径”,然后才可以画PCB板的外边框。

8、切换到Mechanical1机械层,再选择菜单“放置”——>“尺寸”——>“线性尺寸”,点击PCB板边框角上的两个点量出PCB板的尺寸并放置。放置尺寸时按住空格键可切换需要测量的尺寸的方向。

9、在PCB板的四个角落放置螺丝孔,一般设置3.1mm的孔径,5mm的外径。
10、布线完成后添加滴泪。菜单“工具”——>“滴泪”——>“添加”——>“确定”。
注意:滴泪不能重复添加,若是要修改某根导线,则应该先移除全部滴泪,然后修改导线后重新添加滴泪。
11、最后该覆铜了。在覆铜前应将布线规则中的Clearance(导线和焊盘间的距离)改为20mil,然后再覆铜。

12、点击菜单“放置”——>“铺铜”进行覆铜。
13、点击菜单“报告”——>“板子信息”——>“报告”—— 勾选上“Routing
Information”——>“报告”,弹出的网页上就会剩余的连接点数量,若为0,则说明全部连接点都连到一起了。若是不为0
,则说明还有导线没有连接。需要回去检查PCB板上哪里的导线没有连接。

14、若是PCB板上有导线没有连接,则回到PCB板中,按住“ shift + s ”,就可以查看到哪些导线没连接。

参考资料:

1、 altium designer 绘制pcb步骤
2、 关于Altinum Designer使用和PCB绘制的小结
3、 画PCB板经验总结

Altium Designer——PCB中更改线宽的技巧总结

nick阅读(70)

1.设置altium designer的默认pcb线宽

在布线前直接在设计规则中设置:Design-Rules-Routing-Width,修改这个里面的Preferred
Width即可,还可以进一步设置不同层的Min、Max、Preferred Width。

2.布线过程中修改pcb线宽

选择Place-Line(快捷键P-L)中按TAB键,显示下图所示的对话框,可以修改Line Width和Current Layer。

3.布线完成后批量修改线宽

(1)在空白处右键,点击Find Same Objects,是十字线选择要修改的线(或者直接在线上右键)。
(2)如更改相同线宽和同网络的,就将Net和Width的最右侧改为Same,点击OK,这就选择好了想要的线。
(3)在PCB Inspector中输入想要的Width再点回车即可。

4.简单修改一个网络的线宽

可以点击选择要修改的线,按住Shift同时选择多条线,按住Shift,双击选择的线,在弹出的对话框中更改线宽。或者快捷键S-P,选择一个网络,不过要在按住Shift的同时,去掉对焊盘的选择。然后同上更改线宽。

5.布线完成后修改所有的线宽

在界面的右下角PCB-PCB Filter中打开边侧栏PCB Filter,输入Iswire后回车,即全选所有线,点击空白处一下,然后按F11
在Width中改成你想要的线宽。

Altium Designer——原理图中元件属性description、designator和comment的意义

nick阅读(92)


问题:

比如我要给一个电阻添这两项应该怎么填?
电阻为R17,阻值1k

解答:

designator是元件号,一般要求要有,很重要,比如填R17,在PCB上一般要求丝印出来。这个不管制板还是贴焊,对方都会和你确认的。
description会填一些器件的资料,比如是三极管还是运放,什么封装的,不太重要。
comment是填写注释在里面,比如1k填在comment里面。在PCB上一般不要求丝印出来。